比较来弱的上拉。一般用在和外围器源件的通讯上，比如IIC总线等，但不能用于需要驱动能力的上拉应用中。
所有端口引脚的缺省方式均为漏极开路。每个端口引脚都有一个内部弱上拉部件，在缺省情况下该上拉器件被使能，在引脚与VDD 之间提供阻性连接（约100 k?）。弱上拉部件可以被总体禁止，通过向弱上拉禁止位（WEAKPUD，XBR2.7）写‘1’实现。当任何引脚被驱动为逻辑‘0’时，弱上拉自动取消；即输出引脚不能与其自身的上拉部件冲突。对于端口1 的引脚，将引脚配置为模拟输入时上拉部件也可以被明确禁止。
参考资料：./question/157796422.